自动门的电控系统PCB是一个"混合信号+功率"的典型挑战——板子上同时有单片机数字电路（3.3V/5V小信号）、BLDC电机功率驱动（DC310V高压PWM脉冲、几十安培峰值电流）、传感器模拟信号（mV级微弱信号）。如果PCB布局不好——高压PWM的电磁辐射直接耦合到传感器信号线上→传感器误判"有人"→门在没人时自己打开（商业场所的尴尬甚至安全风险）；或者功率回路的di/dt在地线上产生电压尖峰→单片机复位→门卡在半路。本文把自动门PCB设计中的关键布局规则拉通。
一、层叠结构设计
| 层数 | 推荐层叠（4层板） | 用途 |
|---|---|---|
| Top Layer (L1) | 信号层+功率走线 | MCU和数字IC的信号走线+MOSFET的Gate驱动走线（Gate驱动必须短——长度≤30mm——栅极是高频干扰的发射天线） |
| Inner 1 (L2) | 完整的地平面(GND) | 低阻抗回流路径——所有信号的返回电流在这层走（关键！一整块铜不割裂） |
| Inner 2 (L3) | 电源平面(VCC 3.3V/5V) | 分裂成两个区域：数字3.3V(MCU供电)+模拟5V(传感器供电)，两区之间通过磁珠或0Ω电阻单点连接 |
| Bottom Layer (L4) | 信号层+少量功率 | 剩余的信号走线+功率回路（MOSFET的大电流回路） |
二、功率地与信号地的分割与汇合
这是自动门PCB layout中最容易出错的点。MOSFET开关时→功率回路（DC bus电容→上桥MOSFET→电机绕组→下桥MOSFET→电流检测电阻→地→回到电容）流过极大的脉冲电流（di/dt可达10-100A/μs）→在地平面的铜箔上产生电压尖峰 V = L_parasitic × di/dt。如果信号地（MCU的GND引脚）和功率地共用这一段铜箔→这个电压尖峰直接叠加在MCU的"0V"参考电位上→MCU看到的所有电压信号都被"震"得上下跳动→ADC读数错误→甚至MCU锁定或复位。
正确做法：功率地和信号地在PCB上分两个区域——只在一点（通常是DC bus电容的GND端或输入电源的GND端）通过一个"星形接点"汇合。功率电流的大回路只在功率地区域内走→不穿越信号地区域。这个单点汇合确保功率回路的脉冲电流不会流过信号地的任何一段铜箔→功率噪声和信号地解耦。
三、关键走线规则
- MOSFET Gate驱动走线：MCU的PWM输出引脚→Gate驱动IC→MOSFET栅极的走线必须短（≤30mm）且宽（≥0.3mm）、远离传感器输入信号线≥5mm、下方有连续的地平面作为屏蔽。Gate驱动走线长度每增加10mm→栅极振荡（振铃）增加约5-10MHz→EMI增大
- 电流检测走线（差分）：电流检测电阻（Shunt电阻，通常5-50mΩ）的两端电压差只有几十到几百mV→用两根平行的差分线同时从Shunt两端引出→两根线长度差≤0.5mm（确保差分噪声拾取相等、在差分放大器输入端共模抵消）→差分线对间距保持一致、走蛇形线做长度匹配时差动对齐
- 传感器信号输入：在PCB的入口处加RC低通滤波器（R=1kΩ + C=1nF→截止频率≈159kHz→滤除高频干扰）+TVS管（对地保护、钳位过电压）→然后再进入MCU的ADC引脚。这是满足汽车和工业级抗扰度标准（ISO 7637/ISO 11452）的最低配置
- DC bus电容的放置：大容量电解电容（100-470μF 450V）放在MOSFET桥尽可能近的位置（≤20mm）→电容的两脚与桥的正负端子之间的走线用粗铜（≥3mm宽 2oz铜）——减小功率回路的寄生电感→降低开关时的电压过冲——减少EMI辐射
四、PCB热管理
- MOSFET是大功率热源（效率95%时仍有5%×150W=7.5W热量）→在MOSFET底下的PCB上打散热过孔（Φ0.3mm，间距1.0mm，阵列）将热量传导到底层的铜皮区域（底层铜皮做开窗加锡形成散热pad）
- 大电流走线用2oz铜（70μm厚→vs 1oz铜的35μm），截面积翻倍→相同宽度走线的电阻和发热减半
- 温度最高的区域（MOSFET附近）的PCB铜皮不要被阻焊油完全覆盖→部分开窗（裸露铜面→自然对流—辐射散热更好）